FLIP – FLOP JK
Untuk mencegah kemungkinan kondisi "race" yang terjadi ketika kedua input S dan R pada logika 1 ketika input CLK jatuh dari logika 1 ke logika 0, entah bagaimana kita harus mencegah salah satu masukan dari yang berpengaruh pada kait Master di sirkuit. Pada saat yang sama, kita masih ingin flip-flop untuk dapat mengubah keadaan pada setiap tepi jatuh dari masukan CLK, jika input sinyal logika panggilan untuk ini. Oleh karena itu, masukan S atau R untuk dinonaktifkan tergantung pada keadaan saat ini dari output latch budak.
Jika output Q adalah logika 1 (flip-flop dalam keadaan "Set"), input S tidak dapat membuat lebih dari mengatur yang sudah ada. Oleh karena itu, kita dapat menonaktifkan input S tanpa menonaktifkan flip-flop di bawah kondisi ini. Dengan cara yang sama, jika output Q adalah logika 0 (flip-flop adalah Reset), input R dapat dinonaktifkan tanpa menyebabkan kerusakan. Jika kita dapat mencapai hal ini tanpa terlalu banyak kesulitan, kita akan telah memecahkan masalah dari kondisi "ras".
Rangkaian di bawah ini menunjukkan solusi. Untuk RS flip-flop kami telah menambahkan dua koneksi baru dari output Q dan Q 'kembali ke gerbang input asli. Ingat bahwa gerbang NAND mungkin memiliki sejumlah masukan, jadi ini menyebabkan kesulitan. Untuk menunjukkan bahwa kita telah melakukan ini, kita mengubah sebutan dari input logika dan flip-flop itu sendiri. Input sekarang ditunjuk J (bukan S) dan K (bukan R). Rangkaian seluruh dikenal sebagai flip-flop JK.
Jika output Q adalah logika 1 (flip-flop dalam keadaan "Set"), input S tidak dapat membuat lebih dari mengatur yang sudah ada. Oleh karena itu, kita dapat menonaktifkan input S tanpa menonaktifkan flip-flop di bawah kondisi ini. Dengan cara yang sama, jika output Q adalah logika 0 (flip-flop adalah Reset), input R dapat dinonaktifkan tanpa menyebabkan kerusakan. Jika kita dapat mencapai hal ini tanpa terlalu banyak kesulitan, kita akan telah memecahkan masalah dari kondisi "ras".
Rangkaian di bawah ini menunjukkan solusi. Untuk RS flip-flop kami telah menambahkan dua koneksi baru dari output Q dan Q 'kembali ke gerbang input asli. Ingat bahwa gerbang NAND mungkin memiliki sejumlah masukan, jadi ini menyebabkan kesulitan. Untuk menunjukkan bahwa kita telah melakukan ini, kita mengubah sebutan dari input logika dan flip-flop itu sendiri. Input sekarang ditunjuk J (bukan S) dan K (bukan R). Rangkaian seluruh dikenal sebagai flip-flop JK.
Di bawah ini adalah gambar/ simulasi Flip-Flop JK ketika di beri inputan : 000,001,010,100,101,110, dan 111
000
001
010
100
110
101
111
JK flip-flop berperilaku seperti RS flip-flop. Output Q dan Q 'hanya akan mengubah keadaan di tepi jatuh dari sinyal CLK, dan input J dan K akan mengontrol kondisi keluaran masa depan cukup banyak seperti sebelumnya. Namun, ada beberapa perbedaan penting.
Karena salah satu dari dua input logika selalu dinonaktifkan sesuai dengan keadaan output dari keseluruhan flip-flop, kait guru tidak dapat mengubah keadaan bolak-balik sedangkan input CLK pada logika 1. Sebaliknya, input diaktifkan dapat mengubah keadaan kait menguasai sekali, setelah kait ini tidak akan berubah lagi. Ini tidak benar dari RS flip-flop.
Jika kedua J dan K masukan diadakan pada logika 1 dan sinyal CLK terus berubah, output Q dan Q 'hanya akan mengubah negara dengan masing-masing tepi jatuh dari sinyal CLK. (Rangkaian latch master akan mengubah keadaan dengan masing-masing tepi terbit dari CLK.) Kita dapat menggunakan karakteristik ini untuk keuntungan dalam beberapa cara. Sebuah flip-flop yang dibangun khusus untuk beroperasi dengan cara ini biasanya ditunjuk sebagai T (untuk Beralih) flip-flop. Input satunya T adalah sebenarnya masukan CLK untuk jenis lain dari sandal jepit.
JK flip-flop harus tepi dipicu dengan cara ini. Setiap sirkuit-tingkat dipicu latch JK akan berosilasi cepat jika semua tiga input yang diadakan pada logika 1. Hal ini sangat tidak berguna. Untuk alasan yang sama, T flip-flop juga harus dipicu tepi.Untuk kedua jenis, ini adalah cara hanya untuk memastikan bahwa flip-flop akan mengubah keadaan hanya sekali pada setiap pulsa clock yang diberikan.
Karena perilaku flip-flop JK adalah benar-benar diprediksi dalam semua kondisi, ini adalah jenis yang disukai flip-flop untuk desain logika sirkuit kebanyakan. RS flip-flop hanya digunakan dalam aplikasi dimana dapat dijamin bahwa baik R dan S tidak dapat logika 1 pada waktu yang sama.
Pada saat yang sama, ada beberapa konfigurasi tambahan yang berguna baik kait dan sandal jepit. Pada halaman berikutnya, kita akan melihat pertama pada konfigurasi utama dan perhatikan sifat-sifat mereka. Kemudian kita akan melihat bagaimana beberapa sandal jepit atau kait dapat dikombinasikan untuk melakukan fungsi yang berguna dan operasi.
Karena salah satu dari dua input logika selalu dinonaktifkan sesuai dengan keadaan output dari keseluruhan flip-flop, kait guru tidak dapat mengubah keadaan bolak-balik sedangkan input CLK pada logika 1. Sebaliknya, input diaktifkan dapat mengubah keadaan kait menguasai sekali, setelah kait ini tidak akan berubah lagi. Ini tidak benar dari RS flip-flop.
Jika kedua J dan K masukan diadakan pada logika 1 dan sinyal CLK terus berubah, output Q dan Q 'hanya akan mengubah negara dengan masing-masing tepi jatuh dari sinyal CLK. (Rangkaian latch master akan mengubah keadaan dengan masing-masing tepi terbit dari CLK.) Kita dapat menggunakan karakteristik ini untuk keuntungan dalam beberapa cara. Sebuah flip-flop yang dibangun khusus untuk beroperasi dengan cara ini biasanya ditunjuk sebagai T (untuk Beralih) flip-flop. Input satunya T adalah sebenarnya masukan CLK untuk jenis lain dari sandal jepit.
JK flip-flop harus tepi dipicu dengan cara ini. Setiap sirkuit-tingkat dipicu latch JK akan berosilasi cepat jika semua tiga input yang diadakan pada logika 1. Hal ini sangat tidak berguna. Untuk alasan yang sama, T flip-flop juga harus dipicu tepi.Untuk kedua jenis, ini adalah cara hanya untuk memastikan bahwa flip-flop akan mengubah keadaan hanya sekali pada setiap pulsa clock yang diberikan.
Karena perilaku flip-flop JK adalah benar-benar diprediksi dalam semua kondisi, ini adalah jenis yang disukai flip-flop untuk desain logika sirkuit kebanyakan. RS flip-flop hanya digunakan dalam aplikasi dimana dapat dijamin bahwa baik R dan S tidak dapat logika 1 pada waktu yang sama.
Pada saat yang sama, ada beberapa konfigurasi tambahan yang berguna baik kait dan sandal jepit. Pada halaman berikutnya, kita akan melihat pertama pada konfigurasi utama dan perhatikan sifat-sifat mereka. Kemudian kita akan melihat bagaimana beberapa sandal jepit atau kait dapat dikombinasikan untuk melakukan fungsi yang berguna dan operasi.
Semoga bermanfaat buat adik – adik sekalian? Salam sejahtera
Dari
Salman Topiq
Kelas XII TEIN A
